Die Arbeit untersucht die Entwicklung von Algorithmen zur Bestimmung von Objekteigenschaften in konfigurierbarer Hardware. Im Rahmen der Arbeit wurden zwei VHDL-Module entworfen: Ein Modul Labelling zum Cluster Labelling binarisierter Bilddaten und ein Modul Label_Moment zur Bestimmung von Umfang und Momenten bis zur zweiten Ordnung von Clustern in binarisierten Bilddaten.
Die Arbeit wurde in der Einrichtung Optische Informationssysteme (OS) des Deutschen Zentrums für Luft- und Raumfahrt (DLR) erstellt. Die Extraktion von nutzerrelevanten Informationen aus den Daten opto-elektronischer Systeme ist einer der zentralen Aufgabenbereiche der Einrichtung OS. Es werden dazu oft heterogene Systeme eingesetzt, bei denen Teile der Anwendung auf Standard-Prozessoren in Software prozessiert und Teile der Anwendung direkt in konfigurierbarer Hardware (FPGA) verarbeitet werden. Im OS wird ein VHDL-Betriebssystemkonzept zur Entwicklung von heterogener Systemen eingesetzt.
Die im Rahmen der Arbeit entwickelten Module wurden mit Hilfe dieses Konzepts entworfen. Sie stehen beliebigen Anwendung, welche mit Hilfe dieses Betriebssystemkonzepts entwickelt werden, als Bibliotheksmodule zur Verfügung.
Die Masterarbeit stellt die Ergebnisse der Entwicklung der implementierten VHDL-Entwürfe Labelling und Label_Moment dar. Insbesondere wird dabei Bezug auf das VHDL-Betriebssystem des DLR und die Umsetzung der Algorithmen in eine Hardwarebeschreibung genommen.
Inhaltsverzeichnis
1 Einleitung
1.1 Motivation
1.2 Aufgabenstellung
2 Das FPGA-Bildverarbeitungssystem
2.1 OIS-FPGA-Karte
2.2 VHDL-Betriebsystem
2.2.1 Einführung
2.2.2 Datenkanäle
2.2.3 Strukturcompiler
2.2.4 Betriebssystemmodule
2.2.5 Bibliotheksmodule
3 Cluster Labelling binärer Bilddaten
3.1 Hoshen-Kopelman-Algorithmus
4 Merkmalsextraktion
4.1 Formmerkmale
4.1.1 Fläche
4.1.2 Umfang
4.1.3 Rundheit
4.1.4 Flächenschwerpunkt
4.2 Momentenbasierte Merkmale
4.2.1 Definitionen
4.2.2 Hu-Momente
4.2.3 Momenten-Tensor
4.2.4 Aspekte der Umsetzung auf dem FPGA
5 Umsetzung der Algorithmen für das VHDL-Betriebssystem
5.1 Cluster Labelling
5.1.1 Problem der V-Konstellation
5.2 Momentenberechnung
5.3 Umfang
6 VHDL-Entwurf zum Labeln von Bildclustern
6.1 Labelling-Modul
6.1.1 PRE_LABEL
6.1.2 SCHEDULER
6.1.3 DELAY
6.1.4 POST_LABEL
7 VHDL-Entwurf zur Extraktion von Momenten
8 Test des VHDL-Entwurfs
8.1 Testanwendung
8.2 Simulation der Testanwendung
8.3 Ergebnisse der Testanwendung auf der Zielhardware
9 Zusammenfassung und Ausblick
Zielsetzung & Themen
Die Arbeit verfolgt das Ziel, Algorithmen zur Bestimmung von Objekteigenschaften wie Fläche, Umfang und Momenten zweiter Ordnung für binarisierte Bilddaten effizient in konfigurierbarer Hardware (FPGA) zu implementieren und in ein bestehendes VHDL-Betriebssystemkonzept zu integrieren.
- Entwicklung von VHDL-Modulen für das Cluster Labelling und die Merkmalsextraktion.
- Integration der Module als Bibliothekskomponenten in ein heterogenes Betriebssystemkonzept.
- Optimierung der Hardware-Umsetzung unter Berücksichtigung von Ressourcenverbrauch und Datendurchsatz.
- Validierung der Funktionalität mittels Simulation und Hardware-Synthese auf FPGA-Karten.
Auszug aus dem Buch
3.1 Hoshen-Kopelman-Algorithmus
Der Hoshen-Kopelman-Algorithmus (HK-Algorithmus) ist ein Verfahren zum Cluster Labelling in binarisierten Bildern. Allen Bildpunkten mit dem Wert eins (1-Pixel) soll ein Label zugewiesen werden, korrespondierend mit dem Cluster zu dem der Bildpunkt gehört. Pixel desselben Clusters stehen in einer bestimmten, nachbarschaftlichen Beziehung zueinander. Sie sind direkt oder durch weitere Pixel miteinander verbunden.
Das Bild wird pixelweise von oben links beginnend zeilenweise durchlaufen. Der HK-Algorithmus teilt sich in zwei Phasen auf: das Pre-Labelling und das Post-Labelling. Um Pixel eines Clusters zu identifizieren, wird eine Vierernachbarschaft untersucht. Betrachtet wird das Label des nördlichen und westlichen Nachbarn eines Pixels, wie in Bild 3.2 dargestellt. Da das Bild Pixel für Pixel von links oben beginnend und zeilenweise durchlaufen wird, sind beim einmaligen Durchlaufen des Bildes auch immer nur diese beiden Pixel der Vierernachbarschaft bekannt. Weiterhin soll vorausgesetzt werden, dass Label kontinuierlich von eins ansteigend vergeben werden sollen.
Beim erstmaligen Durchlauf eines Bildes (Pre-Labelling) wachsen bestimmte Regionen, die bereits verschiedene Label erhalten haben, zu einem späteren Zeitpunkt durch ein verbindendes Pixel zusammen. Bei V-förmigen Clustern z.B. sind bis zum Aufeinandertreffen der beiden Arme zwei getrennte Cluster zu sehen, und sie werden auch dementsprechend gelabelt. An dem Pixel, an dem die Arme aufeinander treffen, wird erkannt, dass die zuvor getrennten Cluster ein gemeinsames Label erhalten müssen. Solche Konflikte zwischen Labeln desselben Clusters werden während des Pre-Labelling in einer Tabelle abgelegt. Das Bild wird dann ein zweites Mal durchlaufen und die in der Tabelle hinterlegten Konflikte werden auf ein gemeinsames Label korrigiert. Dieser zweite Durchlauf wird als Post-Labelling bezeichnet.
Zusammenfassung der Kapitel
1 Einleitung: Die Arbeit thematisiert die Notwendigkeit einer effizienten Verkehrssteuerung und die Entwicklung von FPGA-basierten Modulen für die Echtzeit-Bildverarbeitung im Rahmen des ORINOKO-Projekts.
2 Das FPGA-Bildverarbeitungssystem: Es wird das hardwarebasierte Betriebssystemkonzept des DLR beschrieben, das die Entwicklung heterogener Systeme durch einheitliche Datenkanäle und Abstraktionsschichten vereinfacht.
3 Cluster Labelling binärer Bilddaten: Das Kapitel führt den Hoshen-Kopelman-Algorithmus ein, ein zweistufiges Verfahren zur Identifizierung und Kennzeichnung von Pixel-Clustern in binären Bildern.
4 Merkmalsextraktion: Hier werden geometrische Merkmale wie Fläche, Umfang, Rundheit und Flächenschwerpunkt sowie die mathematische Grundlage der momentenbasierten Merkmalsextraktion theoretisch hergeleitet.
5 Umsetzung der Algorithmen für das VHDL-Betriebssystem: Es wird erläutert, wie der HK-Algorithmus und die Momentenberechnung unter Berücksichtigung der speziellen Anforderungen an Hardware-Ressourcen in das DLR-Betriebssystem eingebettet werden.
6 VHDL-Entwurf zum Labeln von Bildclustern: Das Kapitel beschreibt den hierarchischen Aufbau des Labelling-Moduls und die Details der Submodule wie PRE_LABEL und SCHEDULER.
7 VHDL-Entwurf zur Extraktion von Momenten: Hier wird die Implementierung des Moduls zur Berechnung von Umfang und Momenten zweiter Ordnung detailliert, inklusive der Optimierung zur Vermeidung von Multiplikationen.
8 Test des VHDL-Entwurfs: Der Entwicklungsprozess wird von der Software-Verifikation über die Simulation bis hin zum Test auf der Zielhardware anhand einer konkreten Verkehrsbeobachtungsszene dokumentiert.
9 Zusammenfassung und Ausblick: Die Arbeit resümiert den Erfolg der Modulentwicklung und diskutiert zukünftige Optimierungsmöglichkeiten hinsichtlich Datendurchsatz und höherer Momenten-Ordnungen.
Schlüsselwörter
FPGA, VHDL, Bildverarbeitung, Cluster Labelling, Hoshen-Kopelman-Algorithmus, Merkmalsextraktion, Momentenberechnung, Hardwarebeschreibungssprache, heterogene Systeme, Echtzeitanalyse, Verkehrssteuerung, Betriebssystemkonzept, DLR, Datenkanäle, Synthese.
Häufig gestellte Fragen
Worum geht es in dieser Masterarbeit grundlegend?
Die Arbeit befasst sich mit der Entwicklung und Implementierung von VHDL-Modulen für ein FPGA-basiertes Bildverarbeitungssystem, um Objekteigenschaften wie Cluster-Label, Umfang und Momente zweiter Ordnung in Echtzeit zu extrahieren.
Welches sind die zentralen Themenfelder der Arbeit?
Zentrale Themen sind das Cluster Labelling, die hardwarenahe mathematische Merkmalsextraktion, die Nutzung von VHDL-Betriebssystemkonzepten zur Portierbarkeit sowie die praktische Verifikation durch Simulation und Hardware-Tests.
Was ist das primäre Ziel der Forschung?
Das primäre Ziel ist die Schaffung effizienter, wiederverwendbarer Bildverarbeitungsmodule, die sich nahtlos in ein bestehendes VHDL-Betriebssystem integrieren lassen, um rechenintensive Aufgaben auf konfigurierbare Hardware auszulagern.
Welche wissenschaftliche Methode kommt zum Einsatz?
Es wird eine systematische Entwicklungsmethodik basierend auf dem Wasserfallmodell verwendet, die den Entwurf von Algorithmen in Software, deren hardwarenahe VHDL-Modellierung, Simulation und schließlich die Synthese auf FPGA-Zielhardware umfasst.
Was wird im Hauptteil der Arbeit behandelt?
Der Hauptteil gliedert sich in die theoretische Herleitung der Algorithmen, die konkrete Umsetzung in VHDL-Module, die Behandlung von Spezialfällen wie der "V-Konstellation" und die detaillierte Teststrategie auf der OIS-FPGA-Karte.
Welche Schlüsselbegriffe charakterisieren die Arbeit?
Die Arbeit ist durch Begriffe wie FPGA, VHDL, Hoshen-Kopelman-Algorithmus, Momenten-Extraktion, Bildverarbeitungssystem und Hardware-Synthese geprägt.
Wie geht die Arbeit mit dem Problem der V-Konstellation beim Labelling um?
Die Arbeit implementiert eine Strategie, die auftretende Konflikte mittels einer Tabelle verwaltet, wobei durch den Einsatz des "Busy"-Signals der Pipe-Kommunikation eine rekursive Korrektur ohne Datenverlust ermöglicht wird.
Warum wird die Multiplikation bei der Momentenberechnung auf dem FPGA vermieden?
Um die Hardware-Ressourcen zu schonen und einen hohen Datendurchsatz zu gewährleisten, werden Multiplikationen durch rekursive Additions- und Shift-Operationen ersetzt.
Welche Rolle spielt das VHDL-Betriebssystem des DLR?
Es dient als Abstraktionsschicht, die es ermöglicht, Applikationsmodule portierungsunabhängig zu entwickeln, indem es einheitliche Schnittstellen für Datenkanäle und Bibliothekszugriffe bereitstellt.
- Arbeit zitieren
- Master Of Science Henning Fleischmann (Autor:in), 2006, Algorithmen zur Bestimmung von Objekteigenschaften in konfigurierbarer Hardware, München, GRIN Verlag, https://www.hausarbeiten.de/document/87332
